如果结果不匹配，请 
更多“设输入组二位二进制代码，译码器输出应是与代码相应的()信号。”相关的问题
第3题
试用3线-8线译码器和门电路设计1位二进制全减器电路。其中，输入为被减数（Ai）、减数（Bi）和来自低位的借位（Ci-1）；输出为两数之差（Si）和向高位的借位信号（Ci）。则正确的电路设计是：
A.
B. 
C. 
D. 
第4题
某组合电路的输入X和输出Y均为三位二进制数。当X<2时，Y=1;当2≤X≤5时，Y=X+2;当X>5时，Y=0。
某组合电路的输入X和输出Y均为三位二进制数。当X<2时，y=1;当2≤x≤5时，y=x+2;当x>5时，Y=0。试用一片3-8译码器和少量逻辑门实现该电路。
点击查看答案
第8题
一逐次逼近比较式A/D转换器采用的是12位二进制，其内部的A/D转换最高位为2048mV，最低位输出为1
mV，设输入电压为1893mV。其转换结果为多少？试说明其逐次逼近比较的过程。
点击查看答案
第9题
在图P5.19中,CT74160为同步十进制加法计数器,CT74LS42为4-10译码器,设计数器的初始状态为000,
试画出与CP脉冲相对应的Q0,Q1,Q2,Q3及输出Y的波形图.
点击查看答案
第10题
计算机中常用的六种基本逻辑部件中，全加器、译码器和多路转换器是由（)组合而成，其输出（)，而寄存器、计数器和节拍发生器是由（)组合而成，其输出（)。
A.门电路，与历史输入情况有关，门电路和触发器，与历史输入情况无关
B.门电路和触发器，与历史输入情况无关，门电路，与历史输入情况有关
C.门电路，与历史输入情况无关，门电路和触发器，与历史输入情况有关
D.门电路和触发器，与历史输入情况有关，门电路，与历史输入情况无关
