如果结果不匹配，请 
更多“设计一个60进制的计数器，至少有4个无效状态。()”相关的问题
第6题
图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式
及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.
点击查看答案
第11题
图5.26所示为一可变进制计数器,其模数受I4I3I2I1控制.其中,74290已通过将CP≇
图5.26所示为一可变进制计数器,其模数受I4I3I2I1控制.其中,74290已通过将CP1与Q0短接而连成8421BCD码十进制加法计数器的形式,CP0为外部计数输入端,
为异步置0端,
为异步置9端:CC14585为四位数码比较器,A3A2A1A0、B3B2B1B0为两个比较器的并行数据输入端,
为扩展输入端,
为比较输出端.
(1)分析I4I3I2I1=0110时,该电路为多少进制计数器,并画出其状态转换图.
(2)简述该可变进制计数器的工作原理.
