题目内容
（请给出正确答案）
[单选题]
在verilog语言中，下面哪个符号不能用作设计源文件或约束文件里的注释符号？（)
A.#
B./*和*/
C.//
D.*
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
A.#
B./*和*/
C.//
D.*
如果结果不匹配，请 联系老师 获取答案
更多“在verilog语言中，下面哪个符号不能用作设计源文件或约束…”相关的问题
A.一切成功编译
B.Shape可以编译，Square不能编译
C.Square可以编译，Shape不能编译
D.Square，Shape都不能编译
A.Python语言的numpy库支持对向量、矩阵等数据概念的表示
B.Python语言语法中对缩进的要求不是强制的
C.Python语言的列表(list，[])之中不能嵌套包含列表
D.Python语言中的while循环语句之中的循环条件不能直写为True，否则会造成死循环
