集成3-8译码器74LS138逻辑图如图3.10所示,要求用此3-8译码器和适当的逻辑门(规定与非门)设计一个全减器;设Ai为被减数,Bi为减数,低位向该位的借位为小差为Di向高位借位为Ji+1.
(1)列出全减器真值表;(2)写出函数逻辑表达式;(3)画出实现逻辑电路图.
由3-8译码器74LS138和逻辑门构成的组合逻辑电路如图P4-16所示。
(1)试分别写出F1、F2的最简或与表达式。
(2)试说明当输入变量A、B、C、D为何种取值时,F1=F2=1。
逻辑功能,并分别用基本逻辑门电路、四选一MUX数据选择器(如图10.91(b))和3-8译码器(如图10.91(c))实现此逻辑电路.