A.2-4译码器有2个输入端4个输出端
B.3-8译码器中的3是指输出端有3个
C.译码器是组合逻辑电路
D.译码是指将具有特定含义的二进制码转换成对应的输出信号
集成3-8译码器74LS138逻辑图如图3.10所示,要求用此3-8译码器和适当的逻辑门(规定与非门)设计一个全减器;设Ai为被减数,Bi为减数,低位向该位的借位为小差为Di向高位借位为Ji+1.
(1)列出全减器真值表;(2)写出函数逻辑表达式;(3)画出实现逻辑电路图.
逻辑功能,并分别用基本逻辑门电路、四选一MUX数据选择器(如图10.91(b))和3-8译码器(如图10.91(c))实现此逻辑电路.
用3-8译码器74LS138(见图10.76)和与非门实现逻辑函数.