首页 > 大学网课

题目内容（请给出正确答案）

[主观题]

用ROM和D触发器实现一个串行数据检测器，其输入与时钟脉冲同步的串行数据x，其输出是z。仅当输入x出现11100序

列时，输出z才为1，否则为0，如图L7-8-1所示。

用ROM和D触发器实现一个串行数据检测器，其输入与时钟脉冲同步的串行数据x，其输出是z。仅当输入x出

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“用ROM和D触发器实现一个串行数据检测器，其输入与时钟脉冲同…”相关的问题

第1题

试用上升沿触发的D触发器设计一个1101序列检测器，输入为串行编码序列，输出为检出信号。

点击查看答案

第2题

下面哪些器件不能够实现串行序列发生器（)。

A.移位寄存器和组合门电路

B.触发器和组合门电路

C.数据选择器和组合门电路

D.计数器和组合门电路

点击查看答案

第3题

设计一个串行数据检测器。要求当串行数据X输入1010时，电路输出高电平1，否则输出低电平0。

点击查看答案

第4题

试画出一个序列检测器电路的ASM图及状态图。该电路的功能是：当输入的串行数据为0101（从左到右)时，输出为1，否则输出为0。要求考虑序列重叠性，当输入为010101，相当于出现两个0101序列。

点击查看答案

第5题

试用上升沿触发的D触发器设计一个1101序列检测器，它有一个输入端和一个输出端

试用上升沿触发的D触发器设计一个1101序列检测器，它有一个输入端A和一个输出端Y

试用上升沿触发的D触发器设计一个1101序列检测器，它有一个输入端和一个输出端试用上升沿触发的D触发

点击查看答案

第6题

下列关于主存和控存的叙述中,错误的是（)。

A.主存在CPU外，控存在CPU内

B.主存按地址访问,控存按内容访问

C.主存存储的是指令和数据，控存存储的是微指令

D.主存用RAM和ROM实现，控存用ROM实现

点击查看答案

第7题

用触发器实现同步时序电路。（1)用J－K触发器设计一个模为8的格雷码同步计数器。（2)用D

用触发器实现同步时序电路。 (1)用J-K触发器设计一个模为8的格雷码同步计数器。 (2)用D触发器设计上述题目。 (3)几点说明。

点击查看答案

第8题

可以用电路的芯片来实现一个三变量组合逻辑函数（）

A.编码器

B.译码器

C.数据选择器

D.触发器

点击查看答案

第9题

一个数字系统控制单元的状态图如图题11.2.5所示，试画出等效的ASM图（状态框是空的)，并用D触发器

一个数字系统控制单元的状态图如图题11.2.5所示，试画出等效的ASM图(状态框是空的)，并用D触发器和数据选择器实现控制单元电路。

一个数字系统控制单元的状态图如图题11.2.5所示，试画出等效的ASM图（状态框是空的)，并用D触发

点击查看答案

第10题

设计一个用移位相加实现的乘法器，乘数与被乘数均为同步输入的4位无符号二进制数。要求：（1)确定乘法器算法，画出乘法器系统方案框图。（2)画出系统控制器的ASM图。用一个触发器对应一个状态的方法设计控制电路。（3)用VerilogHDL语言描述系统的工作过程。

点击查看答案

第11题

试用JK触发器设计一个2位同步二进制多功能计数器。当控制端XY=00时，计数器状态不变；XY=01时，为加

法计数；XY=10时，为减法计数；XY=11时，则次态为现态求反运算。试写出该计数电路的控制输入真值表(包括状态转换激励表)，并画出用与非门和JK触发器实现这一控制的逻辑电路图。

点击查看答案

湖南拓肯信息安全技术有限公司版权所有 ©2024

湘ICP备19012461号-3 湘公安备案43019002002174号营业执照

违法和不良信息举报电话：400-118-7898

举报/反馈/投诉邮箱：deng＃ujigu.com（请将＃替换成@）