已知逻辑函数Y1和Y2的真值表如表P2.9(a)和(b)所示,请写出Y1和Y2的逻辑函数式。
表P2.9(a)
已知逻辑函数的真值表如表2.4(a)、(b)所示,试写出对应的逻辑函数式。
表2.4(a) | |||
A | B | C | Y |
0 0 0 0 1 1 1 1 | 0 0 1 1 0 0 1 1 | 0 1 0 1 0 1 0 1 | 0 1 1 0 1 0 0 0 |
表2.4(b) | ||||
M | N | P | Q | Z |
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 | 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 | 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 | 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 | 0 0 0 1 0 0 1 1 0 0 0 1 1 1 1 1 |
已知逻辑函数Yl和Y2的真值表如表P2.9(a)和(b)所示,请写出Yl和Y2的逻辑函数式。
表 P2.9(a) | ||||||||||||||||||||
|
表 P2.9(b) | ||||||||||||||||||||||||||||||||||||
|
集成3-8译码器74LS138逻辑图如图3.10所示,要求用此3-8译码器和适当的逻辑门(规定与非门)设计一个全减器;设Ai为被减数,Bi为减数,低位向该位的借位为小差为Di向高位借位为Ji+1.
(1)列出全减器真值表;(2)写出函数逻辑表达式;(3)画出实现逻辑电路图.
A.Y=C
B.Y=ABC
C.Y=AB+C
D.Y=BC